Yarı iletkenlerde yeni yol haritası: 1nm altı teknoloji için tarih verildi

Yarı iletken dünyasında uzun süredir tartışılan fiziksel sınırlar, yeni bir yol haritasıyla yeniden şekilleniyor. Belçika merkezli nanoelektronik araştırma kuruluşu IMEC tarafından paylaşılan güncel projeksiyonlar, 1 nanometrenin altındaki üretim teknolojilerinin 2034 civarında mümkün olabileceğini ortaya koyuyor.

Moore Yasası yavaşladı ama tamamen bitmedi

Haberi okuduğunuz için teşekkürler, bizi takip etmeyi unutmayın!

1998 ile 2010 yılları arasında yarı iletkenlerde mantıksal yoğunluk her yıl yaklaşık yüzde 50 artış gösterirken 2010 sonrasında bu artışın belirgin şekilde yavaşladığı görülüyor. Günümüzde sektör, doğrusal bir ölçekleme dönemine girmiş durumda. Bu da klasik anlamda küçülmenin artık eskisi kadar hızlı ilerlemediği anlamına geliyor.

Buna rağmen performans ihtiyacı artmaya devam ediyor. Özellikle yapay zeka ve yüksek performanslı hesaplama (HPC) çözümleri, daha yoğun ve güçlü çiplere olan talebi artırıyor. Bu noktada 2.5D ve 3D paketleme teknolojileri ile chiplet mimarileri, maliyet ve ölçeklenebilirlik açısından kritik rol üstleniyor. Ancak bu çözümler de güç tüketimi, ısı yönetimi ve maliyet gibi sınırlamalarla karşı karşıya.

2nm altı süreçler

Yeni yol haritasına göre yarı iletken üretiminde bir sonraki önemli adım nanosheet tabanlı transistörler olacak. Gate-All-Around (GAA) mimarisine dayanan bu yapı, mevcut FinFET teknolojisinin yerini alıyor. TSMC’nin N2 süreciyle başlayan bu dönem, kısa vadede 2nm altı üretim teknolojilerinin yaygınlaşmasını sağlayacak.

TSMC’nin A16, A14, A13, A12 ve Intel’in 14A gibi süreçlerle bu alanda ilerlemesi bekleniyor. Nanosheet tabanlı son süreç teknolojisinin ise 2031 civarında A10 (yaklaşık 1nm sınıfı) olması öngörülüyor

1nm altı için CFET geliyor

1nm altı üretim teknolojileri için en kritik yeniliklerden biri CFET mimarisi olacak. Bu yapı, nanosheet transistörlerin dikey olarak istiflenmesini sağlayarak daha yüksek transistör yoğunluğu ve daha küçük hücre alanı sunuyor.

IMEC’e göre ilk CFET tabanlı süreç 2034 yılında ortaya çıkacak ve bu, aynı zamanda ilk 1nm altı üretim teknolojisi olacak.

Bunu takip eden süreçler ise şöyle sıralanıyor:

0.7nm (A7) – 2034
0.5nm (A5) – 2036
0.3nm (A3) – 2040

Bu teknolojilerin olgunlaşmasıyla birlikte CMOS devrelerde transistor yoğunluğunun yüzde 80’e kadar artabileceği belirtiliyor.

2 angstrom ve ötesi

Yol haritasının en ileri aşamasında ise tamamen yeni malzemelere dayanan 2D FET (iki boyutlu transistör) teknolojisi bulunuyor. Bu aşamada, atomik kalınlıktaki materyaller kullanılarak daha da küçük ve verimli transistörler üretilecek.

Bu teknolojinin ilk olarak 2043 yılında 0.2nm (A2) seviyesinde kullanılması, ardından 2046 yılında 0.2nm altı (